



Σχεδίαση Κυκλώματος SRAM PUF για Εφαρμογές Υπολογισμού-εντός-Μνήμης

Οδυσσέας Ζάχος | Α.Μ. 1072640

Επιβλέπουσα: Δούναβη Ελένη Μαρία

Ιούλιος 2026

Εισαγωγή & Κίνητρο

- ▶ Εκτίμηση: Έως το τέλος του 2026 οι διασυνδεδεμένες συσκευές IoT θα προσεγγίσουν τα 21,9 δισεκατομμύρια -> η ασφάλεια στο επίπεδο του υλικού αποκτά κρίσιμη σημασία.
- ▶ Σε κάθε στάδιο της κατασκευαστικής διαδικασίας σε ένα ολοκληρωμένο κύκλωμα, μπορεί να υπάρξουν παρεμβάσεις
- ▶ Η συμβατική αντιμετώπιση αυτών των προβλημάτων βασίζονται κυρίως στην αποθήκευση κρυπτογραφικών κλειδιών σε μη πτητική μνήμη (NVM), η οποία έχει αποδειχτεί ευάλωτη σε φυσικές επιθέσεις.

Κίνητρο:

- ▶ Ανάγκη για ενσωματωμένη ασφάλεια χωρίς εξωτερική αποθήκευση κλειδιών.
- ▶ Αντιμετώπιση παρεμβάσεων στην κατασκευαστική διαδικασία.

PUF (Physical Unclonable Function)

► Η βασική ιδέα των PUF: το κρυπτογραφικό κλειδί **δεν αποθηκεύεται μόνιμα στο ίδιο το ολοκληρωμένο κύκλωμα**, αλλά παράγεται κάθε φορά που χρειάζεται, αξιοποιώντας τα μοναδικά φυσικά χαρακτηριστικά του.



► Τα χαρακτηριστικά αυτά προκύπτουν από μικρές αποκλίσεις της κατασκευαστικής διαδικασίας και μπορούν να λειτουργήσουν ως **μοναδικό αποτύπωμα** για κάθε κύκλωμα.

Κύριες χρήσεις των PUFs

1

Αυθεντικοποίηση
συσκευής.

2

Ασφαλής
δημιουργία
κρυπτογραφικών
κλειδιών.

Ταξινόμηση των PUFs με βάση το πλήθος των CRPs

Weak PUF

- Παράγουν μικρό πλήθος ζευγών πρόκλησης–απόκρισης (CRPs), συχνά γραμμικά συναρτημένο με τα κατασκευαστικά τους μέρη.

Χαρακτηριστικά:

- Παράγουν τυχαία κρυπτογραφικά κλειδιά χαμηλού κόστους, χωρίς να απαιτείται εξειδικευμένο κρυπτογραφικό υλικό.
- Αυθεντικοποίηση μέσω απλής σύγκρισης αποθηκευμένων CRPs, χωρίς να χρειάζεται κρυπτογραφική επεξεργασία απ'τον επαληθευτή.

Strong PUF

- Διαθέτουν εκθετικά μεγάλο πλήθος CRPs ώστε να είναι πρακτικά αδύνατη η εξαντλητική απαρίθμηση.

Χαρακτηριστικά:

- Ο εξυπηρετητής δεν χρειάζεται να προαποθηκεύσει ολόκληρο το σύνολο CRPs, αλλά μπορεί να ζητά απόκριση σε νέο challenge σε κάθε αίτηση αυθεντικοποίησης.
- Κατάλληλα για εφαρμογές ταυτοποίησης μεγάλης κλίμακας

- ▶ Πηγή Φυσικής Τυχαιότητας
- ▶ Μονάδα Δειγματοληψίας
- ▶ Μηχανισμός Πρόκλησης (Challenge)
- ▶ Αλυσίδα Μετα-Επεξεργασίας

Θεμελιώδεις εφαρμογές των PUF



**Ασφαλής Αποθήκευση
Κρυπτογραφικών Κλειδιών**



**Χαμηλού Κόστους
Ταυτοποίηση Συσκευών**



**Αντι-Παραχαρακτικός
Σχεδιασμός**




**Ασφαλής Απομακρυσμένη
Διαχείριση**

Τύποι PUF βάσει Αρχιτεκτονικής

Βασισμένα στην καθυστέρηση

Αξιοποιούν διαφορές στους χρόνους μεταγωγής των ψηφιακών πυλών.

- Ring Oscillator PUF
- Arbiter PUF




Arbiter PUF

Βασισμένα στο ρεύμα

Εκμεταλλεύονται μικροαποκλίσεις στα ρεύματα ολίσθησης/διαρροής των transistor.

- Subthreshold PUF
- DRAM Decay PUF



Subthreshold Leakage PUF.


Βασισμένα στην τάση ✓

Εκμεταλλεύονται αναλογικά επίπεδα τάσης σε συγκεκριμένους κόμβους του κυκλώματος.

- Butterfly PUF
- ★ SRAM PUF (voltage-based)

A. Κύκλωμα 8T SRAM Cell

B. Συγκριτής Τάσης και Παραγωγή Υπογραφής



Voltage SRAM PUF

Πλεονεκτήματα & Μειονεκτήματα των SRAM PUFs

Πλεονεκτήματα

- ✓ Εύκολη ενσωμάτωση σε υπάρχοντα συστήματα χωρίς τροποποίηση masks.
- ✓ Απλή αρχή λειτουργίας.
- ✓ Τεκμηριωμένη ποιότητα αποκρίσεων.

Μειονεκτήματα

- ✗ Γήρανση κυκλώματος
- ✗ Η ανάγνωση της αρχικής κατάστασης προϋποθέτει πλήρη επανεκκίνηση της SRAM (full power cycle).

Αρχή Λειτουργίας Μνήμης SRAM — Γιατί Επιλέχθηκε;


- ▶ Διατηρεί την αποθηκευμένη τιμή ενός bit όσο υπάρχει τροφοδοσία, χωρίς ανάγκη περιοδικής ανανέωσης.
- ▶ Διατηρεί σταθερή την αποθηκευμένη πληροφορία χρησιμοποιώντας κυκλωματική ανάδραση.
- ▶ Έχει υψηλή ταχύτητα.

Αρχιτεκτονική Προτεινόμενου Κυκλώματος

1) Πίνακας μνήμης SRAM.

2) Κύκλωμα προφόρτισης (Precharge).

3) Συγκριτής τάσης (Voltage Comparator)



Μοντέλο Πρόκλησης-Απόκρισης (CRP)

► Πρόκληση (Challenge):

Είσοδος - το σύνολο των γραμμών RWL που ενεργοποιούνται ταυτόχρονα


► Απόκριση (Response):

Έξοδος – Bits εξόδου συγκριτή

► Πλήθος δυνατών προκλήσεων στην προτεινόμενη

αρχιτεκτονική: $N_{\text{CRP}} = C(n, k) = \frac{n!}{k!(n-k)!} \quad (a)$

Για $n=256$ & $k=4$, προκύπτει: $N_{\text{CRP}} = 174.792.640$ δυνατά ζεύγη.




Περιγραφή Λειτουργίας Αρχιτεκτονικής

Προφόρτιση


Εφαρμογή
πρόκλησης
(challenge)

Εκφόρτιση


Παραγωγή
απόκρισης



Σχεδίαση: 8T Κελί




Σχεδίαση: Κύκλωμα Προφόρτισης




Κύκλωμα Προφόρτισης

Σχεδίαση: Κύκλωμα συγκριτή τάσης



Μελέτη Χρονισμού Συνολικού Κυκλώματος

1. Φάση Εγγραφής.
2. Φάση προφόρτισης
3. Φάση Ανάγνωσης.
4. Φάση Σύγκρισης και εξαγωγής απόκρισης



Περιβάλλον Σχεδίασης

Εργαλείο Σχεδίασης

Cadence Virtuoso


Τεχνολογία

UMC 28nm CMOS
HVT Transistors


Τάση Τροφοδοσίας

VDD = 900mV


Ροή Σχεδίασης (1) : 8T SRAM Κελί




Ροή Σχεδίασης (2): Κύκλωμα Προφόρτισης




Ροή Σχεδίασης (3): Συγκριτής τάσης




Ροή Σχεδίασης (4): Drivers γραμμών RWL



Ροή Σχεδίασης (4): Συνολικό σχηματικό (top level) του 8T SRAM PUF



Ανάλυση Λειτουργίας μέσω Κυματομορφών



Κυματομορφές 8T SRAM-PUF κυκλώματος

Ανάλυση χρόνων ενεργοποίησης σε διάφορα σενάρια

- **Χρόνος ενεργοποίησης RWL:** το διάστημα που χρειάζεται η RWL να παραμείνει ενεργή (900mV) ώστε η RBL να αποφορτιστεί κοντά στα 450mV.
- **Χρόνος πτώσης RBL:** το διάστημα που χρειάζεται η RBL για να μεταβεί από την προφορτισμένη τάση (900mV) στο κατώφλι ανίχνευσης (450mV).

Ενεργές RWL	Χρόνος ενεργ. RWL	Χρόνος πτώσης RBL	Τάση RBL0	Τάση RBL1
1	175 ps	170 ps	422 mV	450 mV
2	85 ps	100 ps	450 mV	463 mV
3	60 ps	60 ps	430 mV	450 mV
4	44 ps	40 ps	425 mV	450 mV

Δυνατότητα In-Memory Computing (IMC) της 8T SRAM

► Τι είναι το IMC;

► Μηχανισμός σε 8T SRAM;

► Πλεονεκτήματα IMC:

-
- Μειωμένη κατανάλωση ενέργειας
 - Αυξημένη επεξεργαστική ταχύτητα
 - Αξιοποίηση υπάρχουσας μνήμης για υπολογισμό
-

Αξιολόγηση Κυκλώματος (1): Αξιοπιστία

Συνθήκη Προσομοίωσης	Θερμοκρασία (°C)	Τάση (mV)
Nominal	27	900
Corner 1	85	900
Corner 2	0	900
Corner 3	27	810
Corner 4	27	990

Ανάλυση Monte Carlo:

2500 εκτελέσεις σε κάθε stress corner

Αποτελέσματα Μετρικών:

Corner (συνθήκη)	Διαφορετικά bits	HD intra	Reliability
85 °C, VDD = 900 mV	52 / 2500	2,08 %	97,92 %
0 °C, VDD = 900 mV	25 / 2500	1,00 %	99,00 %

1) Αξιοπιστία (ως προς την διακύμανση θερμοκρασίας): **98.46%**

Corner (συνθήκη)	Διαφορετικά bits	HD intra	Reliability
27 °C, VDD = 810 mV	150 / 2500	6.00 %	94.00 %
27 °C, VDD = 990 mV	153 / 2500	6.12 %	93.88 %

2) Αξιοπιστία (ως προς την διακύμανση τάσης): **93.94%**

Nominal (συνθήκη)	Μηδενικά bits	Bit-flip rate	Nominal Reliability
27 °C, VDD = 900 mV	140 / 2500	5.6 %	94.4 %

3) Μέση Αξιοπιστία: **95.6%**

Αξιολόγηση Κυκλώματος (2): Μοναδικότητα & Ομοιομορφία

Ανάλυση Monte Carlo:

6.300 εκτελέσεις στις Nominal συνθήκες λειτουργίας του κυκλώματος (27°C, 900mV).

Αποτελέσματα Μετρικών:

1) Μοναδικότητα: 46.5% (ιδανικό: 50%)

2) Ομοιομορφία: 55.0% (ιδανικό: 50%)

Αξιολόγηση Κυκλώματος (3): Ανθεκτικότητα σε Παραβιάσεις

Ανάλυση Monte Carlo:

- 1) 6.300 εκτελέσεις στις Nominal συνθήκες λειτουργίας του κυκλώματος (27°C, 900mV).
- 2) 6.300 εκτελέσεις στις Nominal συνθήκες (27°C, 900mV) στο παραβιασμένο κύκλωμα.

Αποτελέσματα Μετρικής: 51, 92 % (ιδανικό: 50%)

Σύγκριση αποτελεσμάτων με την βιβλιογραφία

Υλοποίηση	Τεχνολογία	Αξιοπιστία	Μοναδικότητα
Προτεινόμενη	28nm CMOS, 8T (IMC)	95,6%	46,5%
Katzenbeisser et al.	65nm TSMC, 6T	92%	—
Claes et al.	65nm, 6T	90%	49,27% - 49,92%
Ni & Zhang	65nm <u>(subthreshold S2RAM)</u>	100%	50,07%
Su et al.	130nm CMOS	96%	—
Barbareschi et al.	90nm (STM32F3/F4)	95,14%	49,49%
Mathew et al.	22nm CMOS (Intel) <u>(temporal majority voting)</u>	100%	—

Προτάσεις για Μελλοντική Εργασία

► Αλγόριθμοι Επιλογής Bits & Βελτίωση Αξιοπιστίας:

Ενσωμάτωση fuzzy extractors, ECC (Error-Correcting Codes) για ενίσχυση της αξιοπιστίας

► Μετάβαση σε Προηγμένους Κόμβους Τεχνολογίας:

Υλοποίηση σε τεχνολογίες μικρότερες των 28nm για βελτιωμένη πυκνότητα

► Εναλλακτικές Τοπολογίες Συγκριτή Τάσης:

Αξιολόγηση StrongARM latch και double-tail latch για βελτίωση ευαισθησίας και ταχύτητας ψηφιοποίησης

► Ανάλυση Μακροχρόνιας Γήρανσης:

Μελέτη επίδρασης BTI (Bias Temperature Instability) και HCI στη μακροπρόθεσμη αξιοπιστία

Σύνοψη

Η παρούσα σχεδίαση αποτελεί μια αξιόπιστη και λειτουργική σχεδιαστική βάση ενός PUF βασισμένου σε μνήμη 8T SRAM, επιτυγχάνοντας ποσοστά αξιολόγησης εντός των προτεινόμενων ορίων της βιβλιογραφίας.

Η συμβατότητα με in-memory computing αρχιτεκτονικές αποτελεί ιδιαίτερο πλεονέκτημα σε μια εποχή όπου η ασφάλεια και ο υπολογισμός σε ενιαία διάταξη είναι προϋπόθεση για τις επόμενες γενιές IoT συσκευών.

Ευχαριστώ για την προσοχή σας.